

Руководство пользователя и технические характеристики устройства NI 5761R




Устройство NI 5761R - адаптер аналогового ввода для модулей NI FlexRIO™ FPGA. В данном документе приводится описание входных и выходных сигналов устройства NI 5761R, а также технические характеристики данного устройства соответствующие техническим характеристикам модулей NI FlexRIO™ FPGA и устройства NI 5761. В данном документе также приводятся рекомендации по правильному использованию адаптера и программного модуля LabVIEW FPGA для ввода аналоговых сигналов, также в документе приводятся примеры иллюстрирующие процесс создания и запуска проектов в среде LabVIEW разрабатываемых для использования с адаптером NI 5761R.

Содержание

Лицевые панели модулей и цоколёвка соединителей	3
Структурная схема устройства	4
Кабели	8
Синхронизация	9
Пример ВП для ПЛИС используемого при работе с устройством NI 5761R	9
Создание проекта в среде LabVIEW и запуск виртуального прибора на целевом устройстве	12
Методика работы с набором справочной документации на устройства NI FlexRIO ..	17
Технические характеристики	19
Техническая поддержка и профессиональное обслуживание	32

Перед программированием адаптера NI 5761R должно быть установлено необходимое аппаратное и программное обеспечение. Инструкции по установке приведены в документе *NI FlexRIO FPGA Module Installation Guide and Specifications*. На рисунке 1 показано верно собранное NI FlexRIO устройство.



Адаптер NI Flex RIO + Модуль NI Flex RIO = Устройство NI Flex RIO


Рисунок 1. Устройство NI Flex RIO.

Лицевые панели модулей и цоколёвка соединителей

В таблице 1 приведено изображение лицевой панели модуля NI 5761 и описание сигналов выведенных на соединители лицевой панели. В разделе *Технические характеристики* приведено подробное описание указанных в таблице 1 сигналов и цоколёвка соединителей.

⚠ Во избежание повреждения модуля NI 5761 сигнальные линии необходимо отключать от него только после выключения его питающего напряжения, подключение сигнальных линий к адаптеру необходимо производить только после того как адаптер будет запитан модулем NI FlexRIO FPGA.


Таблица 1. Лицевая панель модуля NI 5761.

Лицевая панель	Соединитель	Описание сигнала
	AUX I/O	В таблице 2 приведено описание сигналов выведенных на данный соединитель
	D<0..3>	Светодиоды индицирующие текущий режим работы устройства
	CLK IN	Ввод в устройство NI 5761 внешнего стробирующего сигнала или опорного синхросигнала
	TRIG	Ввод пускового сигнала.
	CH 0	Каналы ввода аналоговых сигналов
	CH 1	
	CH 2	
CH 3		

Соединитель AUX I/O

В таблице 2 приведена цоколёвка контактов соединителя AUX I/O.

Таблица 2. Цоколевка контактов соединителя AUX I/O.

Соединитель Micro-D	Контакт	Сигнал	Описание сигнала
	1	AUXIO0	Каналы ввода/вывода общего назначения
	2	AUXIO1	
	3	AUXIO2	
	4	AUXIO3	
	5	AUXIO4	
	6	AUXIO5	
	7	AUXIO6	
	8	AUXIO7	
	9	GND	Общий провод
	10	GND	
	11	GND	
	12	GND	
	13	GND	
	14	GND	
	15	GND	



Выполнение подсоединений влекущих превышение предельных значений того или иного параметра работы устройства может повлечь его повреждение или повреждение шасси. Компания National Instruments не несёт ответственность за последствия такого рода подсоединений. Предельные значений того или иного параметра работы устройства или сигнала приведены в разделе *Технические характеристики*.

Структурная схема устройства

На рисунке 2 показана структурная схема устройства NI 5671 с показанными на ней путями передачи сигналов и IP-ядрами компонентного уровня (CLIP) в адаптере и устройстве NI 5671.

IP-ядра компонентного уровня устройства NI 5671

Программный модуль LabVIEW FPGA Module имеет инструмент CLIP - средство подключения IP-ядер созданных на языках описания аппаратных средств (HDL). Устройства NI FlexRIO поддерживают две разновидности такого рода ядер: CLIP создаваемый пользователем и встраиваемый CLIP.

- *CLIP создаваемый пользователем* позволяет вводить в состав конфигурацию целевого устройства ПЛИС IP-ядра созданных на языках описания аппаратных средств (HDL), позволяя получить непосредственную взаимосвязь виртуального прибора (ВП) и VHDL кода.
- *Встраиваемый CLIP* имеет такую же функциональность что и *CLIP создаваемый пользователем*, но при его использовании имеется возможность получить взаимосвязь виртуального прибора (ВП) с компонентами за пределами ПЛИС. Совместное использование инструмента *Встраиваемый CLIP* и адаптера позволяет получить взаимосвязь между ВП для ПЛИС (FPGA VI) и внешним интерфейсом адаптера.

На рисунке 3 показаны взаимосвязи между ВП для ПЛИС и CLIP.




Рисунок 3. Взаимосвязи между ВП для ПЛИС и CLIP.

В комплект поставки устройства NI 5671 входят встраиваемые IP-ядра, которые могут быть добавлены в проект, создаваемый в среде LabVIEW. Устройство NI 5671 поставляется со следующими встраиваемыми IP-ядрами:

- **NI 5761 Multiple Sample CLIP** — данное IP-ядро генерирует два отсчёта за один период синхросигнала(частота синхросигнала в два раза меньше частоты стробирующего сигнала). Частота стробирующего сигнала -250 МГц (по умолчанию), поэтому частота синхросигнала равна 125 МГц. Частоте стробирующего сигнала может быть задано и меньшее значение при использовании внешнего стробирующего сигнала. Данное встраиваемое ядро обеспечивает доступ к четырём каналам аналогового ввода, восьми линиям PFI и переключателю входного синхросигнала, коммутирующий синхросигнал от следующих источников:

- Внутренний источник синхросигнала,
- Внутренний источник синхросигнала синхронизированный с внешним опорным синхросигналом подаваемым на соединитель CLK IN,
- Внешний стробирующий сигнал подаваемый на соединитель CLK IN,
- Внутренний источник синхросигнала синхронизированный с внешним опорным синхросигналом через линию IoModSyncClock,
- Внешний стробирующий сигнал подаваемый через линию IoModSyncClock.

Данное встраиваемое IP-ядро также имеет в составе драйвер позволяющий конфигурировать микросхемы из тракте передачи; и обработки синхросигнала и микросхемы аналого-цифрового преобразования, встраиваемое IP-ядро по умолчанию имеет настройки позволяющее облегчить настройку используемого устройства и передачу данных по интерфейсу SPI для более полной настройки. Встраиваемое IP-ядро NI 5761 Multiple Sample CLIP – IP ядро, используемое по умолчанию.

- **NI 5761 Single Sample CLIP** - данное IP-ядро генерирует один отсчёт за один период синхросигнала. Частоте стробирующего сигнала может быть задано меньшее значение при использовании внешнего стробирующего сигнала. Данное встраиваемое ядро обеспечивает доступ к четырём каналам аналогового ввода, восьми линиям PFI и переключателю, коммутирующему синхросигнал от следующих источников:

- Внутренний источник синхросигнала,
- Внутренний источник синхросигнала синхронизированный с внешним опорным синхросигналом подаваемым на соединитель CLK IN,
- Внешний стробирующий сигнал подаваемый на соединитель CLK IN,
- Внутренний источник синхросигнала синхронизированный с внешним опорным синхросигналом через линию IoModSyncClock,
- Внешний стробирующий сигнал подаваемый через линию IoModSyncClock.

Данное встраиваемое IP-ядро также имеет в составе драйвер позволяющий конфигурировать микросхемы из тракте передачи и обработки синхросигнала и микросхемы аналого-цифрового преобразования, встраиваемое IP-ядро по умолчанию имеет настройки позволяющие облегчить настройку используемого устройства и передачу данных по интерфейсу SPI для более полной настройки. В разделе *NI FlexRIO Help* справочного документа *LabVIEW Help* приведена более подробная информация о IP-ядрах платформы NI FlexRIO, настройке устройства NI 5671 с встраиваемыми IP-ядрами CLIP и список доступных встраиваемых IP-ядер и передаваемых ими сигналов.

Кабели

Для подключения к соединителю AUX I/O используйте кабель CMD-CMD производства компании National Instruments (код продукта 763194-01) или кабель CMD- гибкие выводы производства компании National Instruments (код продукта 763191-01). Для подключения к другим соединителям используйте SMA кабели импедансом 50 Ω . Подробная информация о подключении сигналов к устройству приведена в разделе *Технические характеристики* данного документа.

Синхронизация

Синхросигналы устройства NI 5671 контролируют частоту выборки и другие временные параметры работы устройства. В таблице 3 приведено описание синхросигналов которыми может управляться устройство NI 5671.

Таблица 3.

Синхросигнал	Частота	Варианты источника сигнала
Стробирующий сигнал	От 175 МГц до 250 МГц	<ul style="list-style-type: none">• Внутренний источник синхросигнала синхронизированный с опорным синхросигналом,• Внешний сигнал подаваемый на соединитель CLK IN,• Внешний сигнал подаваемый через линию IoModSyncClock.
Опорный синхросигнал	10 МГц	<ul style="list-style-type: none">• Внутренний источник• Внешний сигнал подаваемый на соединитель CLK IN,• Внешний сигнал подаваемый через линию IoModSyncClock.

Пример ВП для ПЛИС используемого при работе с устройством NI 5761R

Программное обеспечение адаптера NI Flex RIO имеет в своём составе множество примеров проектов предназначенных для облегчения изучения принципов создания программ для LabVIEW FPGA. В данном разделе описываются поставляемые вместе с программным обеспечением примеры проектов, иллюстрирующих генерацию и сбор данных с помощью устройства NI 5761R.

Для корректной работы примеров проектов необходимо располагать программным обеспечением совместимым с используемым Вами устройством. Подробная информация по этому вопросу приведена на странице по адресу ni.com/info, пройдя на неё необходимо ввести код `rdsoftwareversion` для получения информации о версии программного обеспечения совместимой с используемым Вами устройством.

Каждый проект для устройства NI 5671R включает в себя следующие элементы:

- ВП для ПЛИС который может быть скомпилирован и запущен на исполнение в ПЛИС,
 - Виртуальный прибор (ВП) исполняемый в среде LabVIEW для Windows взаимодействующий с ВП для ПЛИС- ведущий ВП.
- В примерах проектов NI Flex RIO адаптеры именуется как *IO Modules*.

Для запуска виртуального прибора- примера проекта, иллюстрирующего сбор данных с канала СНО устройства NI 5761, выполните следующие действия:

1. подключите один конец SMA кабеля к соединителю СНО на лицевой панели устройства NI 5761, а другой конец кабеля к тестируемому устройству,
2. запустите среду LabVIEW,
3. в окне **Getting Started** кликните на ссылку **Find Examples**, раскроется окно NI Example Finder,
4. из окна NI Example Finder пройдите по маршруту **Hardware Input and Output»FlexRIO»IOModules»NI5761**,
5. выберите **NI 5761 - Getting Started.lvproj**,
6. в окне **Project Explorer** выберите из иерархического меню под пунктом **My Computer** ВП **NI 5761 - Getting Started (Host).vi** ; выбранный виртуальный прибор раскроется; данный ВП по умолчанию использует в качестве целевого устройства на базе ПЛИС устройство NI 7952R; если Вы используете другое NI FlexRIO FPGA устройство, вам необходимо выполнить следующие действия для смены целевого устройства:
 - а. раскройте блок-диаграмму виртуального прибора пройдя по маршруту **Window»Show Block Diagram**,
 - б. в иерархическом меню выделите пункт **Open FPGA VI Reference (PXI-7952R)**, нажатием правой клавиши мыши вызовите всплывающее меню и выберите в нём пункт **Configure Open FPGA VI Reference**,
 - в. в секции **Open VI** окна **Configure Open FPGA VI Reference** кликните на кнопку **Browse Project**,
 - г. в появившемся диалоговом окне **Select VI** раскройте иерархическое меню Вашего устройства, выберите необходимый виртуальный прибор и нажмите кнопку **OK**,
 - д. нажмите кнопку **OK** в диалоговом окне **Configure Open FPGA VI Reference**,
 - е. сохраните виртуальный прибор,
7. на передней панели виртуального прибора в секции **RIO Resource**, выберите устройство NI 5761R в качестве целевого устройства сконфигурированного на шаге 6,
8. в элементе управления **AI Channel** выберите канал **AI 0**,
9. задайте значение порогового напряжения **Trigger Level (V)** и объёма записи **Record Size**,
10. в элементе управления **Trigger Type** выберите необходимый вам способ запуска, имеется возможность брать запуск программой **Software Trigger**(сбор будет производиться всякий раз когда вы нажмёте на кнопку **Software Trigger** расположенную на передней панели устройства) или запуск по фронту **Data Edge**,
11. нажмите на кнопку **Run** для запуска виртуального прибора,
12. нажмите на кнопку **Software Trigger** если выбрали пункт **Software Trigger** в элементе управления **Trigger Type**; виртуальный прибор приступит к сбору



данных, а результаты сбора данных отобразятся в окне графика **Acquired Waveform** как это показано на рисунке 4,

13. для завершения работы виртуального прибора нажмите на кнопку **STOP**,

14. закройте виртуальный прибор.




Рисунок 4. Передняя панель виртуального прибора NI 5761 - Getting Started (Host) VI.

Создание проекта в среде LabVIEW и запуск виртуального прибора на целевом устройстве

В данном разделе поясняется процесс создания виртуального прибора (ВП) для ПЛИС, ведущего виртуального прибора и настройка целевого устройства. Пример иллюстрирующий сбор данных с помощью устройства NI 5761R доступен из программного обеспечения для Вашего NI FlexRIO адаптера.

Создание проекта

1. Запустите среду LabVIEW, если она уже запущена, перейдите по маршруту **File»New**.
2. В диалоговом окне **New** выберите **Project»Empty Project**. Нажмите кнопку **ОК**. Создастся новый проект и отобразится в окне **Project Explorer**.
3. Сохраните проект под именем `5761SampleAcq.lvproj`.

Создание виртуального прибора (ВП) для ПЛИС

1. В окне **Project Explorer**, кликните правой клавишей мыши на ссылке **My Computer** и перейдите по маршруту **New»Targets and Devices**.
2. В диалоговом окне **Add Targets and Devices on My Computer** выберите пункт **Existing Target or Device** и раскройте меню целевой ПЛИС. Отобразится целевое устройство.
3. Выберите используемое Вами устройство и нажмите на кнопку **ОК**. В древообразное меню проекта добавится целевое устройство и его свойства.
4. В окне **Project Explorer** раскройте пункт **FPGA Target (RIOx, PXI-79 xxR)**.
5. Кликните правой клавишей мыши на записи соответствующей выбранному целевому устройству и перейдите по маршруту **New»FPGA Base Clock**.
6. Из выпадающего меню **Resource** выберите пункт **IO Module Clock 0**.
7. Введите значение 125 МГц в элементе управления **Compile for single frequency**. Нажмите кнопку **ОК**.
8. Кликните правой клавишей мыши на записи соответствующей выбранному целевому устройству и перейдите по маршруту **New»FPGA Base Clock** заново.
9. Из выпадающего меню **Resource** выберите пункт **200 МГц Clock**. Нажмите кнопку **ОК**.
10. Кликните правой клавишей мыши на записи **IO Module**. Из выпадающего меню выберите пункт **Properties**. В категории **General** Вы сможете увидеть доступные

встраиваемые IP-ядра компонентного уровня (CLIP) . Если информация недоступна для выбора, поставьте галочку в пункте **Enable IO Module**.

11. Выберите пункт **NI 5761 Multi Sample CLIP**.
12. В категории Clock Selections выберите значение **200 МГц Clock** из выпадающего меню Clk200. Оставьте для параметра Top Level Clock значение Clk40. Это важно для корректной компиляции виртуального прибора для ПЛИС. Нажмите кнопку **ОК**.

Правильное задание частот синхросигналов важно для корректной работы IP-ядер компонентного уровня. Подробная информация по настройке параметров синхросигналов приведена в пунктах справочного документа *NI FlexRIO Help* посвящённых IP-ядрам компонентного уровня

13. В окне **Project Explorer** кликните правой клавишей мыши на записи соответствующей выбранному целевому устройству и пройдите по маршруту **New»VI**. Раскроется пустой виртуальный прибор.
14. Выберите **Window»Show Block Diagram** для того чтобы перейти к блок-диаграмме виртуального прибора.
15. В окне **Project Explorer** раскройте древообразное меню IO Module (NI 5761: NI 5761).
16. Выберите элементы **AI 0 Data N** и **AI 0 Data N-1** и перенесите их на блок-диаграмму.
17. Добавьте между двумя узлами элемент Timed Loop.
18. Свяжите линиями связи индикаторы (предварительно созданные) и выходные терминалы элементов **IO Module\AI 0 Data N** и **IO Module\AI 0 Data N-1**.
19. Разместите и свяжите линией связи элемент **FPGA Clock Constant** со входом элемента Timed Loop. Задайте этой константе значение IO Module Clock 0.

Полученная блок-диаграмма должна соответствовать рисунку 5.




Рисунок 5. Блок-диаграмма виртуального прибора 5761SampleAcq (FPGA).vi.

Для упорядочения блок-диаграммы нажмите на кнопку **Clean Up Diagram**.

20. Сохраните виртуальный прибор под наименованием 5761SampleAcq (FPGA).vi.
21. Закройте виртуальный прибор.
22. В окне **Project Explorer** под элементом **My Computer**, раскройте древообразное меню, кликните правой клавишей мыши на записи **5761SampleAcq (FPGA).vi**, из выпадающего меню выберите **Compile** для компиляции файлов для целевого устройства.
23. По завершению компиляции нажмите на кнопку **Stop Server**.
24. Нажмите кнопку **Close** в окне **Successful Compile Report**.
25. Сохраните и закройте виртуальный прибор.
26. Сохраните проект.

Создание ведущего виртуального прибора

1. В окне **Project Explorer** раскройте древообразное меню **My Computer** и пройдите по маршруту **New»VI**. Раскроется пустой виртуальный прибор. Выберите **Window»Show Block Diagram** для того чтобы перейти к блок-диаграмме виртуального прибора.
2. Откройте панель инструментов Open FPGA VI Reference палитры **FPGA Interface**.
3. Нажатием правой клавиши мыши раскройте панель инструментов Open FPGA VI Reference, отмеченную надписью **No Target** и выберите функцию **Configure Open FPGA VI Reference**.
4. В диалоговом окне **Configure Open FPGA VI Reference** нажмите кнопку **VI**.
5. В появившемся окне **Select VI** выберите виртуальный прибор **5761SampleAcq (FPGA).vi** из списка виртуальных приборов для Вашего устройства. Нажмите кнопку **OK**.
6. В диалоговом окне **Configure Open FPGA VI Reference** нажмите кнопку **OK**. На блок-диаграмме под изображением функции Open FPGA VI Reference отобразится наименование целевого устройства.
7. Введите в блок-диаграмму цикл с количеством итераций «по условию» (While Loop)
8. Для создания на передней панели виртуального прибора элемента управления циклом «по условию» кликните правой клавишей мыши на элементе управления циклом (условие завершения цикла), и из появившегося меню выберите **Create Control**.

9. Введите в цикл «по условию» функцию Read/Write Control из палитры **FPGA Interface**.
10. Свяжите индикатор **FPGA VI Reference Out** функции Open FPGA VI Reference с терминалом **FPGA VI Reference In** функции Read/Write Control.
11. Свяжите индикатор **error out** функции Open FPGA VI Reference с терминалом **error in** функции Read/Write Control.
12. Сконфигурируйте функцию Read/Write Control наведя указатель «мыши» на секцию терминала с наименованием Unselected и выбрав последовательным нажатием на левую клавишу мыши параметр **IO Module/AI 0 Data N**.
13. Выведите на отображение параметр **IO Module/AI 0 Data N-1** функции Read/Write Control захватив нижний край соответствующего элемента блок-диаграммы инструментом Positioning и потянув его вниз.
14. Разместите на блок-диаграмме индикатор и свяжите его с выходным терминалом IO Module\AI 0 Data N.
15. Разместите на блок-диаграмме индикатор и свяжите его с выходным терминалом IO Module\AI 0 Data N-1.
16. Разместите за пределами цикла «по условию» (справа от него) элемент, соответствующий функции Close FPGA VI Reference, взяв его из палитры **FPGA Interface**.
17. Свяжите индикатор **FPGA VI Reference Out** функции Open FPGA VI Reference с элементом управления **FPGA VI Reference In** функции Close FPGA VI Reference.
18. Свяжите индикатор **error out** функции Open FPGA VI Reference с терминалом **error in** функции Close FPGA VI Reference.

Полученная блок-диаграмма должна соответствовать рисунку 6.





Рисунок 6. Блок-диаграмма виртуального прибора 5761SampleAcq(Host).vi

19. Сохраните виртуальный прибор под наименованием
`5761SampleAcq(Host).vi`.

Запуск на исполнение ведущего виртуального прибора

1. Подключите один конец SMA кабеля к соединителю СНО на лицевой панели устройства NI 5761, а другой конец кабеля к тестируемому устройству.
2. Перейдите на переднюю панель виртуального прибора.
-  3. Нажмите на кнопку **Run** для запуска виртуального прибора.
4. Устройство приступит к сбору данных с тестируемого устройства по каналу AI 0, при этом для обработки будет доступен текущий отсчёт (Data N) и предыдущий отсчёт (Data N-1).
5. Для завершения работы виртуального прибора нажмите на кнопку **STOP**.

Методика работы с набором справочной документации на устройства NI FlexRIO

Методика работы с набором справочной документации на устройства NI FlexRIO проиллюстрирована рисунком 7 и пояснена таблицей 4.




Рисунок 7. Методика работы с набором справочной документации на устройства NI FlexRIO.

Таблица 4. Местонахождение и описание технических документов.

Документ	Местонахождение	Описание
<i>NI FlexRIO FPGA Module Installation Guide and Specifications</i> *	Поставляется вместе с FPGA модулем, доступен из меню ПУСК	Методика установки NI FlexRIO системы и технические характеристики на FPGA модуль.
NI Adapter Module User Guide and Specifications*	Поставляется вместе с адаптером, доступен из меню ПУСК	Описание сигналов, примеры, и технические характеристики адаптера.
<i>LabVIEW FPGA Module Help</i> *	Встроен в <i>LabVIEW Help</i> .	Базовая информация о функциональных возможностях LabVIEW FPGA Module.
<i>NI FlexRIO Help</i> *	Встроен в <i>LabVIEW FPGA Module Help</i> .	Содержит информацию настройке FPGA модуля, адаптера, и IP-ядра компонентного уровня CLIP.
LabVIEW Examples	Доступны из LabVIEW Example Finder.	Содержат примеры иллюстрирующие создание и использование ВП для ПЛИС и ведущих виртуальных приборов для используемого Вами устройства
Другая полезная информация на странице ni.com		
ni.com/ipnet	Содержит функции для LabVIEW FPGA и общедоступные IP-ядра.	
ni.com/flexrio	Содержит информацию об устройствах и технические описания NI FlexRIO устройств.	
* Эти документы также доступны и на странице ni.com/manuals .		

Технические характеристики



В данном разделе приведены технические характеристики NI FlexRIO адаптера (NI 5671). Приведённые характеристики аналогичны характеристикам приведённым в документе *NI FlexRIO FPGA Module Installation Guide and Specifications*. В статье *Read Me First: Safety and Electromagnetic Compatibility* включенной в комплект поставки приведена подробная информация о требованиях безопасности проведения работ и выполнения требований электромагнитной совместимости. Загрузить статью также можно открыв страницу ni.com/manuals и выполнив поиск по названию статьи.



Во избежание повреждения модуля NI 5671 сигнальные линии необходимо отключать от него только после выключения его питающего напряжения, подключение сигнальных линий к адаптеру необходимо производить только после того как адаптер будет запитан модулем NI FlexRIO FPGA.

Все численные значения тех или иных характеристик, типичны, если другое не указано особо.

Типичные значения описывают характеристики качества работы устройства и не покрываются гарантией. Типичные значения справедливы при температуре $23^{\circ}\text{C} \pm 5^{\circ}\text{C}$ с уровнем доверительной вероятности 90% и основаны на результатах измерений проведённых в течение разработки или воспроизводства устройства.

Каналы аналогового ввода (AI CH 0- AI CH 3)

Количество каналов.....	Четыре, не дифференциальные, одновременная выборка
Соединитель.....	SMA
Входное сопротивление.....	50 Ом, на каждый соединитель
Частота дискретизации	
Внутренний стробирующий синхросигнал.....	250 МГц
Внешний стробирующий синхросигнал.....	От 175 МГц до 250 МГц
Диапазон результатов аналого-цифрового преобразования.....	± 8191

Наименование аналого-цифрового преобразователя.....ADS62P49¹, разрядность-14 бит, двухканальное

Характеристика связи по переменному току

Диапазон входного сигнала (нормальные условия)..... 1,035 В_{амп}

Предельное значение напряжения входного сигнала.....±10 В постоянного тока, 2,5 В_{амп}

Полоса пропускания (по уровню -3 дБ).....От 0,1 МГц до 500 МГц

Полоса пропускания (по уровню -1 дБ).....От 1 МГц до 250 МГц

В таблице 5 приведены значения спектральных характеристик работы устройства. Все значения справедливы при использовании внешнего стробирующего сигнала частотой 250 МГц.

Таблица 5. Спектральные характеристики работы устройства.

Measurement	20,17 МГц	70,17 МГц*	123,17 МГц*
Отношение сигнал/шум (SNR)	72,5 дБ	71,4 дБ	70,5 дБ
Отношение суммы мощностей сигнала, шума и искажений к сумме мощностей шума и искажений (SINAD)	72,3 дБ	71,2 дБ	70,3 дБ
SFDR	88 дБ	84 дБ	80 дБ
* Данные параметры экстраполированы из шкалы-4 дБпш			

Развязка между каналами

1 МГц..... >90 дБ

100 МГц.....90 дБ

501 МГц.....80 дБ

¹ Дополнительная информация по микросхеме ADS62P49 приведена в её техническом описании размещённом на сайте Texas Instruments по адресу www.ti.com.




Рисунок 8. Полоса пропускания.

Амплитуда, дБпш




Рисунок 9. Спектральная характеристика. Сигнал частотой 19,5 МГц и 20,5 МГц, -13 дБ_{пш}, быстрое преобразование Фурье с выборкой 8192 точек, с 10-ю среднеквадратическими усреднениями




Рисунок 10. Спектральная характеристика. Сигнал частотой 20,1 МГц, -1 дБ_{пш}, быстрое преобразование Фурье с выборкой 8192 точек, с 10-ю среднеквадратическими усреднениями.




Рисунок 11. Спектральная характеристика. Вход терминирован, быстрое преобразование Фурье с выборкой 8192 точек, с 10-ю среднеквадратическими усреднениями.

Характеристика связи по постоянному току

Диапазон входного сигнала
(нормальные условия)..... 1,115 В_{амп}

Предельное значение напряжения
входного сигнала.....±4.5 В постоянного тока

Полоса пропускания (по уровню -3 дБ).....От постоянного тока до 500 МГц

Полоса пропускания (по уровню -1 дБ).....От 1 постоянного тока до 250 МГц

В таблице 5 приведены значения спектральных характеристик работы устройства при связи по постоянному току. Все значения справедливы при использовании внешнего стробирующего сигнала частотой 250 МГц.

Таблица 5. Спектральные характеристики работы устройства при связи по постоянному току.

Параметр	20,1 МГц	70,1 МГц	122,1 МГц
Отношение сигнал/шум (SNR)	65,7дБ	64,3дБ	63 дБ
Отношение суммы мощностей сигнала, шума и искажений к сумме мощностей шума и искажений (SINAD)	65,2 дБ	61,8 дБ	56,6 дБ
Динамический диапазон без паразитных составляющих SFDR	76 дБ	65 дБ	58 дБ

Развязка между каналами

1 МГц..... >90 дБ

100,1 МГц.....80 дБ

501 МГц.....70 дБ

Для корректной работы устройства важно чтобы на каналы устройства имеющие связь по постоянному току подавались сигналы с выходным сопротивлением 50 Ом. При подключении источника с выходным сопротивлением менее 50 Ом необходимо последовательно подключить сопротивление для того чтобы корректно нагрузить каналы устройства имеющие связь по постоянному току. Также имеется возможность использовать смещение в цифро-аналоговых преобразователях входных каналов для корректировки смещения по постоянного тока присутствующего в системе. Подробная информация о задании смещения в цифро-

аналоговых преобразователях приведена в разделах документа *NI FlexRIO Help* посвящённых IP-ядрам компонентного уровня.




Рисунок 12. Полоса пропускания.




Рисунок 13. Спектральная характеристика. Сигнал частотой 19,5 МГц и 20,5 МГц, -13 дБ_{пш}, быстрое преобразование Фурье с выборкой 8192 точек, с 10-ю среднеквадратическими усреднениями.




Рисунок 14. Спектральная характеристика. Сигнал частотой 20,1 МГц, -1 дБ_{пш}, быстрое преобразование Фурье с выборкой 8192 точек, с 10-ю среднеквадратическими усреднениями.




Рисунок 15. Спектральная характеристика. Вход терминирован, быстрое преобразование Фурье с выборкой 8192 точек, с 10-ю среднеквадратическими усреднениями.




Рисунок 16. Фазовый шум аналогового входа.

Внутренний стробирующий сигнал

Тип генератора.....	Синтезатор фиксированной частоты
Частота.....	250 МГц
Уровень шумов.....	<70 дБ относительно уровня несущей
Фазовый шум	
Отстройка 10 кГц.....	-100 дБ относительно уровня несущей/Гц
Отстройка 100 кГц.....	-120 дБ относительно уровня несущей/Гц
Микросхема –разветвитель тактового сигнала... AD9512 ²	
Источники опорного синхросигнала.....	Внутренний источник, внешний синхросигнал подаваемый через соединитель CLK IN или линию IoModSyncClk ³

² Дополнительная информация по микросхеме AD9512 приведена в её техническом описании размещённом на сайте Analog Devices по адресу www.analog.com.

³ Линия IoModSyncClk присутствует только в модулях NI PXIe-796x R FPGA.

Тип источника синхросигнала..... TCXO

Точность внутреннего
источника синхросигнала..... $\pm 1\%$

Частота выходного сигнала внутреннего
источника синхросигнала..... 10 МГц

CLK IN

Общие характеристики

Количество каналов.....Один, недифференциальный

Соединитель.....SMA

Входное сопротивление.....50 Ом, на каждый соединитель

Связь по входу.....Переменный ток

Внешний стробирующий сигнал

Диапазон входного сигнала
(нормальные условия)..... от 0,315В_{амп} до 1,25 В_{амп}

Диапазон частоты входного сигнала..... от 175 МГц до 250 МГц

Предельное значение напряжения
входного сигнала..... ± 10 В постоянного тока, 1,505 В_{амп}

Внешний опорный синхросигнал

Диапазон входного сигнала
(нормальные условия)..... от 0,7 В_{амп} до 2,2 В_{амп}

Частота входного сигнала..... 10 МГц

Предельное значение напряжения
входного сигнала..... ± 10 В постоянного тока, 2,5 В_{амп}

Внешний пусковой сигнал

Общие характеристики

Количество каналов.....1, недифференциальный

Соединитель.....SMA

Входное сопротивление.....50 Ом

Связь по входу.....постоянный ток

Таблица 6. Уровни входного сигнала.

Уровень напряжения	Минимум	Максимум
V_{IL}	0 В	0,7 В
V_{IH}	1,7 В	5,5 В

Предельное значение от -0,5 В до 7 В

PFI < 0..7 >

Количество каналов.....8, двунаправленные

Соединитель.....Micro-D

Входное сопротивление.....2,5 В НВКМОП

Таблица 7. Уровни входного сигнала.

Уровень напряжения	Минимум	Максимум
V_{IL}	0 В	0,7 В
V_{IH}	1,7 В	5,5 В
V_{OL}	0 В	0,4 В
V_{OH}	1,9 В	2,5 В

Входное сопротивление.....17, 5 кОм

Выходное сопротивление..... 50 Ом

Сила выходного тока..... 2 мА

Максимальная частота переключения..... 500 кГц

Предельное значение напряжения
входного сигнала.....От -0,5 В до 7 В постоянного тока

Назначение ячеек ПЗУ

Таблица 8.

Адрес	Размер, байт	Назначение
0x0	2	ID производителя
0x2	2	ID продукта
0x4	4	Серийный номер
0x8	116	Резерв
0x7C	132	Пользовательское пространство



Запись возможна только в *Пользовательское пространство*. Запись в другие ячейки может вызвать остановку функционирования устройства NI 5671.

Энергопотребление

Общее энергопотребление,
типичный режим работы..... 5,3 Вт

Массогабаритные характеристики

Таблица 9.

Характеристика	Значение	Примечание
Измерения	12,9 см×2см×12,1 см.	-
Вес	311 г	-
Соединители лицевой панели	6 розеток SMA и 1 Micro-D	-

Условия окружающей среды

Кроме случаев указанных особо, значения тех или иных характеристик приведенных в данном документе, справедливы при следующих условиях окружающей среды:

Диапазон температуры окружающего воздуха⁴....от 0 °С до 55 °С (протестировано в соответствии с нормативными документами IEC-60068-2-1 и IEC-60068-2-2).

Диапазон относительной влажности..... от 10% до 90%, без конденсации (протестировано в соответствии с нормативным документом IEC-60068-2-56).

⁴ Если в PXI шасси установлено в соседние слоты более 3-х модулей с NI FlexRIO адаптерами, то производитель настоятельно рекомендует уменьшить значение данного параметра значением менее 50°С.

Максимальная высота над уровнем моря.....2000 м (при температуре окружающей среды 25 °С)

Степень загрязнения.....2

Устройство NI 5671 можно эксплуатировать только в помещении.

Условия хранения

Диапазон температуры окружающего воздуха.....от -20 °С до 70 °С
(протестировано в соответствии с нормативными документами IEC-60068-2-1 и IEC-60068-2-2).

Диапазон относительной влажности.....от 5% до 95%, без конденсации

Очищайте устройство мягкой неметаллической щёткой. По завершении обслуживания убедитесь, что корпус устройства отсутствуют загрязнения и влага.

Безопасность

Данный продукт разработан с учётом требований следующих стандартов безопасности электрического оборудования для измерений, управления, лабораторного использования:

- IEC 61010-1, EN 61010-1
- UL 61010-1 C -01, CSA610010-1



Для отыскания UL и других сертификатов безопасности обратитесь к пункту *Online поиск сертификатов*.

Электромагнитная совместимость

Данный продукт удовлетворяет требованиям следующих стандартов электромагнитной совместимости:

- EN 61326-1 (IEC 61326-1) излучение класса А, базовый иммунитет
- EN 55011 (CISPR 11), Группа 1, излучение класса А
- AS/NZS CISPR 11 Группа 1, излучение класса А
- FCC 47 CFR Part 15B, Излучение класса А
- ICES-001, Излучение класса А

В США к оборудованию класса А относится оборудование предназначенное для использования в предприятиях торговли, лёгкой промышленности, а также на предприятиях тяжелой промышленности (по нормативному документу FCC 47 CFR).

В Канаде, Новой Зеландии, Австралии, странах Европы к оборудованию класса А относится оборудование предназначенное для использования на предприятиях тяжелой промышленности (по нормативному документу CISPR 11).

К группе 1 (по нормативному документу CISPR 11) относится любое промышленное, научное или медицинское оборудование, не излучающее ВЧ энергию и предназначенное для исследования тех или иных материалов или для выполнения какого-либо рода тестирования или анализа.



Информация по поиску сертификатов и стандартов и деклараций электромагнитной совместимости приведена в пункте *Онлайн поиск сертификатов*.

Соответствие директивам СЕ

Данный продукт соответствует основным требованиям следующих директив СЕ, что отмечено соответствующей маркировкой:

Директива о мерах обеспечения безопасности
низковольтных цепей.....2006/95/ЕС

Директива о мерах по
обеспечения электромагнитной совместимости.....2004/108/ЕС

Online поиск сертификатов

В Декларации Совместимости (DoC) данного продукта приведена дополнительная информация о совместимости устройства. Чтобы загрузить Декларацию Совместимости на данный продукт необходимо на странице ni.com/certification выполнить поиск по номеру модели и кликнуть по соответствующей ссылке в колонке Certification.

Защита окружающей среды

Компания National Instruments при разработке и производстве своей продукции использует наиболее безопасные для окружающей природы технологии. Компания National Instruments осознаёт, что уменьшение количества опасных элементов в своей продукции желательно для покупателей и окружающей среды.

За дополнительной информацией по этому вопросу обратитесь к статье *NI and the Environment* на странице <http://www.ni.com/environment>. В этой статье упомянуты директивы в области защиты окружающей среды, выполняемые NI вкрупне с дополнительной информацией о сохранении окружающей среды, не включённой в данный документ.

Техническая поддержка и профессиональное обслуживание

Веб-сайт National Instruments – Ваш исчерпывающий источник информации по вопросам технической поддержки. На странице <http://www.ni.com/support> Вы можете воспользоваться информацией по широкому кругу вопросов - от указаний по выявлению и устранению неисправностей и подробных сведений о разработке программных приложений до возможности связаться с сервисной инженерной службой компании NI по электронной почте или посредством телефонного звонка.

В Декларации Совместимости (DoC) данного продукта приведена дополнительная информация о совместимости устройства, в том числе и с требованиями Европейского Союза. Под термином «совместимость» понимается также и электромагнитная совместимость устройства и безопасность устройства для пользователя. Загрузить Декларацию Совместимости можно следуя указаниям на странице ni.com/certification. Если Вашему устройству требуется калибровка, то сертификат о выполнении первоначальной калибровки можно загрузить со страницы ni.com/calibration.

Офис компании National Instruments в России расположен по адресу 119361 г. Москва, ул. Озерная, д.42, офис 1101. Адрес Центрального офиса компании National Instruments: 11500 North Mopac Expressway, Austin, Texas, 78759-3504. Компания также имеет филиалы по всему миру, что позволит Вам получить техническую помощь в своем регионе.

Если вы искали помощи на ni.com и не нашли ответа, обратитесь за бесплатной технической поддержкой в офис National Instruments:

National Instruments Россия, СНГ, Балтия

119361, г. Москва, ул. Озерная, д.42 офис 1101

Телефон в Москве: + 7(495) 783-68-51

Телефон в Санкт-Петербурге: + 7 (812) 951-44-18

Телефон в Киеве: + 38 (068) 394-21-22

Электронная почта: support.russia@ni.com.